doc. Ing. Jan Schmidt, Ph.D.

2013

První ročník společného semináře (studentské konference) kateder číslicového návrhu a počítačových systémů FIT s doktorandskými studenty z university Tel Aviv z Izraele. Při návštěvě prof. Ilyi Levina z University Tel Aviv v listopadu 2012 jsme našli společná témata, která odpovídají současným trendům ve výzkumu vestavných systémů. Domluvili jsme užší spolupráci se zaměřením na PhD. studenty. Proto jsem se rozhodli uspořádat v podstatě nultý ročník společného semináře, a to tak, aby náklady akce byly co nejmenší. Předpokládáme přednesení příspěvků na téma vestavných systémů, logické syntézy a číslicového návrhu s ohledem na spolehlivost a bezpečnost, včetně bezpečných síťových přenosů. Účast prof Levina a jeho 5 doktorandů je již domluvená. Předpokládáme, že pozveme kolegy z ostatních českých universit zabývajících se stejnou tématikou podle kapacity střediska Temešvár. Hlavním cílem bude příprava společné konference v roce 2014 s širší účastí PhD. studentů i z dalších evropských států

2013

Projekt je zaměřen na návrh číslicových obvodů s ohledem na jejich velikost, rychlost, spotřebu, spolehlivost a testovatelnost. Pilotní implementace bude realizována na programovatelných hradlových polích (FPGA). Vysoké spolehlivosti chceme dosáhnout vhodným zálohováním a efektivním využitím dynamické rekonfigurace. Předpokládáme vylepšování metodiky generování testů.

2012

Projekt je zaměřen na návrh a číslicových obvodů s ohledem na jejich velikost, rychlost, spotřebu, spolehlivost a testovatelnost. Pilotní implementace bude realizována na programovatelných hradlových polích (FPGA). Vysoké spolehlivosti chceme dosáhnout vhodným zálohováním a efektivním využitím dynamické rekonfigurace. Předpokládáme vylepšení metodiky generování komprimovaného testu, pomocí překrývání testovacích vektorů, využívající jejich implicitní reprezentace ke zvýšení efektivity testování.

2010

Projekt je zaměřen na návrh spolehlivých obvodů implementovaných na programovatelných hradlových polích (FPGA) a jejich testování. Vysoké spolehlivosti chceme dosáhnout efektivním využitím dynamické rekonfigurace. Pro zlepšení testovatelnosti obvodů bude navržena metodika dekompozice obvodu. Zároveň bude vylepšena současná metodika generování komprimovaného testu, pomocí překrývání testovacích vektorů, využívající jejich implicitní reprezentace ke zvýšení efektivity testování. Zároveň bude kladen důraz na celkovou velikost obvodů s cílem minimalizovat hardwarový overhead. Výsledná architektura a navržené metody budou vyzkoušeny a experimentálně ověřeny na FPGA.

2012

Tematika a cíle konference: - návrh číslicových obvodů pro výpočetní a automatizační techniku - návrh analogových obvodů - popis číslicových obvodů a syntéza - analýza testovatelnosti - verifikace návrhu a testovatelnosti - generování testu, prostředky a metody pro autonomní testování - evolvable hardware, biologií inspirované techniky v návrhu a diagnostice - využití optimalizačních metod při návrhu elektronických obvodů - nové architektury počítačů (FPGA, GPGPU, IBM CELL) - vestavěné systémy - využití formálních prostředků v návrhu a diagnostice - systémy odolné proti poruchám - modelování a simulace číslicových obvodů - hw-sw codesign, SoC, IP cores - šifrování a komprese dat PAD 2012 je jubilejní již 10. ročník pracovního semináře pro studenty doktorského studia, organizovaného pracovníky univerzit a vědecko-výzkumných pracovišť v Čechách a na Slovensku, na němž studenti doktorského studia informují o výsledcích své výzkumné práce formou článku ve sborníku a prezen

2014

Cílem studentského - doktorského pracovního semináře je rozšířit kontakty v oblasti teorie i praxe vestavných systémů mezi Ph.D. studenty nejen z universit v České a Slovenské republice, ale navázat např. na úspěšnou spolupráci s Universitou v Tel-Avivu. Předpokládáme přednesení příspěvků na téma vestavných systémů, logické syntézy a číslicového návrhu s ohledem na spolehlivost a bezpečnost, včetně bezpečných síťových přenosů. Konkrétní témata: - Programmable/Re-configurable/Adaptable Architectures - SoC and NoC Design and Testing - Digital Design Optimization Methods - Architectures and Hardware for Security Applications - On-line and Off-line Error Detection and Correction - Testability Analysis - Logic Synthesis & Verification - Diagnosis & Testing of Embedded Systems - Applications of (embedded) digital systems. Prague Embedded Systems Workshop 2014 (PESW´14) je druhým ročníkem nízkonákladového semináře ESW 2013 (viz http://esw2013.fit.cvut.cz/), který měl velmi kladné ohlasy. Po domluvě s dalšími pracovišti (např. s University of California, Irvine, CA, U.S.A., konkrétně s prof. Jean-Luc Gaudiotem) plánujeme záběr semináře rozšířit, a proto hlavně kvůli snadnější dostupnosti jsme se rozhodli uspořádat příští ročník v Praze nebo blízkém okolí (Konkrétně v Roztokách u Prahy, hotel Academia). Předpokládáme, že by pracovní workshop, zatím zaměřený jen na prezentace a výsledky Ph.D. studentů mohl postupně přerůst v klasickou konferenci, ale vždy s částí (sekcí, či několika sekcemi) zaměřenými na výsledky Ph.D. studentů v oblastech vestavných návrhů a aplikací.

2015

Prague Embedded Systems Workshop (PESW, http://pesw2015.fit.cvut.cz/) je již třetím ročníkem akce přednostně určené pro studenty (doktorandy i magisterské studenty), aby prezentovali a diskutovali o svých zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti i zajímavým aplikacím. Původní myšlenka vznikla na základě spolupráce mezi pražským FITem a kolegy z Tel Aviv University, tedy přímočarým cílem byla spolupráce s pracovištěm mimo EU. První ročník (ESW 2013) probíhal ve velmi neformální atmosféře ve středisku Temešvár v Jižních Čechách (http://esw2013.fit.cvut.cz/) a protože ohlasy byly jednoznačně kladné, uspořádali jsme druhý a nyní připravujeme již třetí ročník PESW 2015 opět v hotelu Academic v Roztokách u Prahy, který nás zcela uspokojil jednak svou polohou a jednak službami. Hlavními organizátory je katedra číslicového návrhu FITu a hlavně výzkumná skupina "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/). Podařilo se opět rozšířit programový výbor a máme přislíbenou účast doktorandů, jejich školitelů a dalších aktivních účastníků nejen z universit z Tel Avivu (Izrael), Zelené Gory (Polsko), Západočeské university, firmy EaToN, FELu a FITu jako v roce 2014, ale navíc ještě ze Slovenska, z USA a z Itálie. Vzhledem k mezinárodní účasti probíhá workshop v angličtině. SCOPE: The workshop PESW 2015 addresses emerging issues, hot problems, new solution methods, and their hardware and software implementations in the fields of digital and mixed-signal system design. It is especially focused on dependable and low power design, and testing methods related to the SoC technology and modern embedded applications. The workshop topics include (but are not limited to): Programmable/re-configurable/adaptable architectures SoC and NoC design and testing Digital design optimization methods Architectures and hardw

2016

Prague Embedded Systems Workshop (PESW 2016, http://pesw.fit.cvut.cz/2016/) je již čtvrtým ročníkem akce přednostně určené pro studenty (doktorandy i magisterské studenty) nejen z České republiky. Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti i zajímavým aplikacím. Ohlasy minulých třech ročníků byly jednoznačně kladné, proto připravujeme již čtvrtý ročník PESW 2016 opět v hotelu Academic v Roztokách u Prahy, který nás zcela uspokojil jednak svou polohou a jednak službami. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/). Od minulého ročníku se opět podařilo rozšířit mezinárodní programový výbor, máme přislíbenou účast doktorandů, jejich školitelů a dalších aktivních účastníků z universit z Tel Avivu (Izrael), University of Leicester (UK), University di Pavia (Itálie), Zelené Gory a Varšavy (Polsko), FIIT z Bratislavy, Západočeské university, firmy EaToN, FELu a FITu i z Brněnského VUT. CfP rozesíláme i na další pracoviště. Vzhledem k mezinárodní účasti probíhá workshop celý v angličtině. SCOPE: The workshop PESW 2015 addresses emerging issues, hot problems, new solution methods, and their hardware and software implementations in the fields of digital and mixed-signal system design. It is especially focused on dependable and low power design, and testing methods related to the SoC technology and modern embedded applications. The workshop topics include (but are not limited to): Programmable/re-configurable/adaptable architectures SoC and NoC design and testing Digital design optimization methods Architectures and hardware for security applications On-line and off-line error detection and correction Fault-tolerant control systems design me

2018 - 2021

Cílem projektu je výzkum a vývoj funkčního vzorku modulárního hybridního lokalizátoru schopného docílit vysoké přesnosti a integrity. Modulární přístup řešení zajistí široké uplatnění v dopravě, logistice a výrobě (Průmysl 4.0). Součástí projektu je i výzkum a vývoj modulu MEMS inerciální měřící jednotky a vývoj modulu multikonstelačního GNSS přijímače s metodou EGNOS rozšíření.

2011

Zlepšování výrobních technologií má za následek rostoucí význam testování ve výrobním procesu a taktéž jeho vlivu na výslednou cenu čipu. Stávající algoritmy pro generování testu jsou převážně navrženy tak, aby v každém kroku nalezly jeden vhodný testovací vektor pro danou poruchu. Tato strategie je vhodná pro generování testu, u kterého nám příliš nezáleží na dalších parametrech (doba testování, spotřeba energie v průběhu testování/vyzářená energie). V současnosti je ale kladen důraz právě na další parametry testu, které zvyšují jeho efektivitu (rychlost, spotřeba energie) a vzrůstá obliba těchto tzv. parametrizovatelných testů. Implicitní reprezentace nám umožňují efektivní popis celé množiny vhodných testovacích vektorů, ze které lze aplikací dalších omezení získat ideální řešení (podmnožinu ideálních řešení) pro daný problém (komprese testu, generování parametrizovatelného testu). Vygenerováním vhodného parametrizovatelného testu tedy snížíme náklady na výrobu čipu. V rámci projek