Dizertační práce
Syntéza modelů umělé inteligence a strojového učení do programovatelného hardwaru
Umělá inteligence a strojové učení stále více uplatňuje v reálných aplikacích a tím významně proniká do oblasti vestavných a zejména kyberfyzikálních systémů. Typickým příkladem je subsystém analýzy obrazu pro samořiditelná auta nebo inteligentní senzory. Na rozdíl od oblasti big data disponují tyto systémy omezeným výpočetním výkonem a mají vysokou variabilitu v architektuře hardwaru, a navíc jsou na tyto systémy kladeny další požadavky zejména na zpracování v reálném čase, bezpečnost a spolehlivost, explainability, spotřebu a velikost čipu. Z těchto hledisek musí být výsledná implementace optimalizována tak, aby minimalizovala hardwarové zdroje při zachování funkčnosti a spolehlivosti pro splnění ekonomických cílů. Automatizovaný převod modelů strojového učení například hlubokých neuronových sítí do hardwaru ASIC a zejména pak programovatelného (FPGA) je v současné době velmi aktuálním tématem.
Předmětem navrhovaného tématu je výzkum algoritmů, postupů, metodik a nástrojů pro syntézu modelů umělé inteligence a strojového učení do programovatelného hardwaru. Aktuální je výzkum v oblasti aproximativních výpočtů, optimalizace hardware s využitím omezené přesnosti cílené dle hodnot jednotlivých parametrů včetně dalších aspektů mapování na cílovou platformu (spotřeba, velikost čipu, časování). Předmětem výzkumu nebude jen prosté mapování naučeného modelu na hardware, ale i optimalizace AI modelu s ohledem na implementaci v hardwaru, což vyžaduje těsnější provázání nástrojů pro AI s nástroji pro vysokoúrovňovou a logickou syntézu. Téma je možné rozšířit na syntézu sítí se spiking modely neuronů a o integraci učících algoritmů do hardwaru, což se v současné době neřešená nebo málo řešená problematika.
[1] Shubham Raif, et al. Logic Synthesis Meets Machine Learning: Trading Exactness for Generalization. arXiv:2012.02530v2 [cs.LG] 15 Dec 2020.
[2] Chia-Chih Chi and Jie-Hong R. Jiang. Logic Synthesis of Binarized Neural Networks for Efficient Circuit Implementation. In IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN (ICCAD ’18), November 5–8, 2018, San Diego, CA, USA. ACM, New York, NY, USA, 7 pages. https://doi.org/10.1145/3240765.3240822
[3] Yifan Qian, et al.: Approximate Logic Synthesis in the Loop for Designing Low-Power Neural Network Accelerator. 2021 IEEE International Symposium on Circuits and Systems (ISCAS) | 978-1-7281-9201-7/20/$31.00 ©2021 IEEE | DOI: 10.1109/ISCAS51556.2021.9401451
Syntéza modelů umělé inteligence a strojového učení do programovatelného hardwaru
Umělá inteligence a strojové učení stále více uplatňuje v reálných aplikacích a tím významně proniká do oblasti vestavných a zejména kyberfyzikálních systémů. Typickým příkladem je subsystém analýzy obrazu pro samořiditelná auta nebo inteligentní senzory. Na rozdíl od oblasti big data disponují tyto systémy omezeným výpočetním výkonem a mají vysokou variabilitu v architektuře hardwaru, a navíc jsou na tyto systémy kladeny další požadavky zejména na zpracování v reálném čase, bezpečnost a spolehlivost, explainability, spotřebu a velikost čipu. Z těchto hledisek musí být výsledná implementace optimalizována tak, aby minimalizovala hardwarové zdroje při zachování funkčnosti a spolehlivosti pro splnění ekonomických cílů. Automatizovaný převod modelů strojového učení například hlubokých neuronových sítí do hardwaru ASIC a zejména pak programovatelného (FPGA) je v současné době velmi aktuálním tématem.
Předmětem navrhovaného tématu je výzkum algoritmů, postupů, metodik a nástrojů pro syntézu modelů umělé inteligence a strojového učení do programovatelného hardwaru. Aktuální je výzkum v oblasti aproximativních výpočtů, optimalizace hardware s využitím omezené přesnosti cílené dle hodnot jednotlivých parametrů včetně dalších aspektů mapování na cílovou platformu (spotřeba, velikost čipu, časování). Předmětem výzkumu nebude jen prosté mapování naučeného modelu na hardware, ale i optimalizace AI modelu s ohledem na implementaci v hardwaru, což vyžaduje těsnější provázání nástrojů pro AI s nástroji pro vysokoúrovňovou a logickou syntézu. Téma je možné rozšířit na syntézu sítí se spiking modely neuronů a o integraci učících algoritmů do hardwaru, což se v současné době neřešená nebo málo řešená problematika.
- [1] Shubham Raif, et al. Logic Synthesis Meets Machine Learning: Trading Exactness for Generalization. arXiv:2012.02530v2 [cs.LG] 15 Dec 2020.
- [2] Chia-Chih Chi and Jie-Hong R. Jiang. Logic Synthesis of Binarized Neural Networks for Efficient Circuit Implementation. In IEEE/ACM INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN (ICCAD ’18), November 5–8, 2018, San Diego, CA, USA. ACM, New York, NY, USA, 7 pages. https://doi.org/10.1145/3240765.3240822
- [3] Yifan Qian, et al.: Approximate Logic Synthesis in the Loop for Designing Low-Power Neural Network Accelerator. 2021 IEEE International Symposium on Circuits and Systems (ISCAS) | 978-1-7281-9201-7/20/$31.00 ©2021 IEEE | DOI: 10.1109/ISCAS51556.2021.9401451