Závěrečné práce

Ing. Jiří Andrle

Dr.-Ing. Martin Novotný

Katedra číslicového návrhu

Práce popisuje realizaci zařízení, jehož cílem je hlídat vymezenou oblast uvnitř automobilu před vniknutím nežádoucích objektů. Oblast je snímána pomocí direct Time-of-Flight (dToF) senzorů od firmy STMicroelectronics, které jsou kvalifikovány pro využití v automobilovém průmyslu. Zařízení bylo od základu navrhnuto tak, aby se jednalo o samostatně fungující jednotku, jejíž součástí bude nejen chráněná oblast, ale i veškerá elektronika, která je potřeba k vyčtení dat ze senzorů a vyhodnocení přítomnosti objektů. Základní detekční algoritmus byl implementován na PowerPC mikrokontroléru a jeho výsledek je v reálném čase světelně signalizován LED diodou. Všechny čipy a další elektrické komponenty byly osazeny na tištěné spoje navržené speciálně pro tuto práci. Zařízení je volitelně možné přes USB kabel připojit k desktopovému uživatelskému rozhraní, které dokáže graficky reprezentovat data ze senzorů, ale mimojiné také umožňilo snadnější vývoj pokročilejší varianty detekčního algoritmu. Tato externí varianta byla využita i pro závěrečné testování, které ukázalo, že systém dokáže správně zareagovat na přítomnost většiny prostorově významných předmětů, ale například minci a další objekty s nízkou reflektivitou nebylo možné spolehlivě detekovat po celé ploše oblasti. Byla také odhalena řada externích faktorů, které algoritmus dále negativně ovlivňují a měly by být zohledněny v budoucích verzích.

Práce na DSpace

Ing. Martin Daňhel, Ph.D.

Ing. Roman Knížek

Katedra číslicového návrhu

Tato diplomová práce poskytuje komplexní analýzu robotického operačního systému (ROS) 2, včetně jeho architektury, komunikačních vzorů a konceptů, a také jeho využití Data Distribution Service (DDS) jako middlewaru pro sdílení dat. Dále se práce zabývá Micro-ROS, odlehčenou verzí ROS 2 navrženou pro provoz na mikrokontrolérech s omezenými zdroji. Práce se věnuje architektuře, vlastnostem a vhodnosti Micro-ROS pro použití ve vestavných systémech. Následně práce rozebírá využití PXROS-HR, operačního systému reálného času (RTOS), v navrhovaném řešení. Navrhované řešení zahrnuje vytvoření vlastní statické knihovny pro Micro-ROS a implementaci mutex tasku pro bezpečný přístup k datům. Práce představuje strukturu projektu včetně konfigurací, linker souborů a popisuje implementaci vlastních alokátorů a vlastního transportu pro Micro-ROS. Práce také obsahuje ukázky vícevláknových publisher-subscriber a vícejádrových publisher-subscriber aplikací pro Micro-ROS, které ukazují proveditelnost a efektivitu navrhovaného řešení. Dále je vyhodnoceno navržené řešení provedením jednoho testu pro každé demo, který zahrnuje publishing a subscribing k topicu, vytvoření servisního serveru pro vzdálené procedury a distribuci práce na více úloh nebo jader. Výsledky ukazují, že navrhované řešení dosahuje bezpečného přístupu k datům a umožňuje efektivní komunikaci v prostředích s omezenými zdroji.

Práce na DSpace

Ing. Tomáš Novák

Dr.-Ing. Martin Novotný

Katedra číslicového návrhu

Tato diplomová práce se zabývá RTL návrhem a implementací systému systému na čipu na procesorové platformě RISC-V pro USI ovladač grafického pera. Současný SoC ovladače pera založeného na CoolRISC je analyzován a na základě této analýzy je vytvořen systémový návrh pro nové SoC ovladače pera založeného na RISC-V. RTL návrh nového SoC je implementován do 180\,nm technologie a jeho systémová spotřeba energie je měřena v simulaci a poté porovnána se stávajícím systémem na bázi CoolRISC. Práce se také zabývá technickým srovnáním procesorových platforem CoolRISC a RISC-V.

Práce na DSpace

Ing. Martin Kohlík, Ph.D.

Ing. Jiří Kašpar

Katedra číslicového návrhu

Tato práce se zabývá návrhem simulačních prostředí pro simulaci procesorů v jazyce SystemVerilog. K simulaci procesorů je využita knihovna UVM, její registrový model a vývojové prostředí QuestaSim. V této práci je navrženo simulační prostředí pro dva procesory - jednocyklový procesor a zřetězený procesor. Součástí této práce je i stručný text s popisem několika problémů, se kterými se může začínající vývojář setkat při využívání registrového modelu knihovny UVM.

Práce na DSpace

Ing. Filip Štěpánek

Ing. Martin Kohlík, Ph.D.

Katedra číslicového návrhu

Datalogger je zařízení zachycující data v čase. V rámci textu závěrečné práce je rozebíráno, jak vhodně navrhnout a realizovat datalogger v domácích podmínkách vhodný pro měření spektra ionizujícího záření. V rámci tohoto zadaní jsou rozebrány požadavky na funkčnost a technické vybavení / návrh daného zařízení. Realizace se skládá z navržení desky plošných spojů, vestavného FW pro mikrokontrolér STM32 a Wi-Fi modul ESP-01. Součástí je též návrh realizace obslužné PC aplikace pro Windows 10. Text diskutuje, jak fyzikální pozadí měření daného spektra záření, tak i podrobnosti z návrhu, realizace a testovaní daného vestavného systému.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Jakub Klemsa

Katedra číslicového návrhu

S nárůstem cloudových výpočeních služeb je soukromí osobních údajů často v otázce, jelikož k nim má poskytovatel služeb plný přístup. Tuto situaci dále zhoršují zařízení, které mají přístup k soukromým datům uživatelů, ale postrádají výpočení sílu k provedení vlastního výzkumu - například nemocnice. Jedním z řešení tohoto problému by mohlo být takzvané plně homomorfní šifrování (FHE), které dokáže vyhodnotit libovolnou funkci na šifrovaných datech bez nutnosti dešifrování na straně poskytovatele cloudových služeb. Oblast tohoto výzkumu je aktuálně velmi aktivní, s průlomem Gentryho et al. v roce 2009 a následným představením šifry TFHE od Chilloti et al. Ukázalo se, že TFHE schéma je zvláště vhodné pro zabezpečení strojového učení jako služby (MLaaS). TFHE ve své původní podobě pracuje pouze s jednobitovým prostorem, avšak několik vylepšení umožňuje využití více hodnot. Tuto aktuální verzi jsme pracovně nazvali netWork-ready TFHE (WTFHE). Obecně platí, že (W)TFHE šifry jsou o několik řádů pomalejší, než běžná šifrovací schéma. Tato práce je případová studie k určení urychlení výpočtu WTFHE za použití FPGA zařízení. Náš přínos spočívá v návrhu FPGA akcelerátoru schopného vyhodnotit jednoduchou neuronovou síť, změření jeho výkonu ve srovnání s softwarovým řešením, zjištěním hardwarových požadavků a jeho potenciál ve škálovatelnosti.

Práce na DSpace

Ing. Jakub Novák

Dr.-Ing. Martin Novotný

Katedra číslicového návrhu

Cílem práce je vytvoření hardwarového přípravku pro zacílení pohledu průmyslové kamery, aby bylo možné získat vyšší rozlišení v zvolené oblasti zájmu. Zvoleným řešením bylo využití dvou kamer. Jedna je přehledová a druhá detailní, jejíž pohled je směrován pomocí zrcadla nakláněného v dvou osách. Vytvořené řešení umožňuje zacílit na hledaný objekt z přehledové kamery a získat jeho detail ve větším rozlišení druhou kamerou. Hlavním výsledkem práce je vytvořený hardwarový přípravek a jeho firmware k ovládání náklonu zrcadla.

Práce na DSpace

Ing. Jiří Hušák

Ing. Robert Hülle, Ph.D.

Katedra číslicového návrhu

Tato práce obsahuje návrh a implementaci zavaděče flash paměti pro mikrokontroler s architekturou RISC-V. Zavaděč přenáší novou aplikaci přes rozhraní NFC, tvořené deskou NTAG5 link. Součástí práce je i návrh a implementace komunikace přes dané rozhraní. Vytvořený zavaděč je optimalizován na velikost a je navržen tak, aby byl robustní. V rámci práce vznikla i aplikace pro Android pro otestování zavaděče.

Práce na DSpace

Ing. Miroslav Skrbek, Ph.D.

doc. Ing. Ivan Šimeček, Ph.D.

Katedra číslicového návrhu

Tato práce se zabývá řízením modelu autonomního vozidla, založeného na minipočítači Raspberry Pi. Model vozidla byl doplněn o senzory pro měření vzdálenosti a inkrementální čidla pro měření ujeté vzdálenosti, směru a rychlosti. Mimo to bylo vozidlo vylepšeno o několik dalších součástí zlepšující jízdní vlastnosti a zjednodušující používání modelu. Pro připojení senzorů byly vytvořené desky plošných spojů. Upraven byl rovněž software ovládající vozidlo. Pro vozidlo byl vytvořen komplexní systém řízení zahrnující dráhu s dopravním značením, ultrazvukovou lokalizaci vozidla a programy pro rozpoznávání dráhy. Rozpoznávání je prováděno jak tradičními přístupy (openCV), tak i za použití neuronových sítí. Systém řízení a upravený model byl vyzkoušen na několika modelových drahách.

Práce na DSpace

Ing. Martin Daňhel, Ph.D.

Ing. Tomáš Zimmerhakl

Katedra číslicového návrhu

Tato diplomová práce se zabývá automatickým testováním infotainment jednotky automobilu. Práce podává teoretické informace o skriptovacím jazyce TCL a sběrnici CAN, které představují základ pro vytvoření automatických testů. Seznámení s procesem vývoje grafického rozhraní doprovází motivace pro jeho zlepšení. Na základě představené motivace je navržen princip a zapojení automatického testování do vývojového procesu grafického rozhraní. Součástí práce je dokumentace testovacího stavu, jež je provedena z hlediska použitého hardware i software. Pomocí jazyka TCL jsou vytvořeny testovací funkce a sady testů, které slouží k odhalení chyb grafického rozhraní. Práce popisuje celý testovací proces i s reportem výsledků.

Práce na DSpace

doc. Dipl.-Ing. Dr. techn. Stefan Ratschan

doc. Ing. Jan Schmidt, Ph.D.

Katedra číslicového návrhu

V této práci je představena nová aplikace pro formální verifikaci splnění nejzazších termínů (deadlines) v jednoduchých programech pro mikrokontroléry, pracující na úrovni strojového kódu. V práci jsou studovány dosavadní techniky a nástroje pro formální verifikaci. Jsou identifikovány jejich slabé stránky. Nevýhodou verifikačních technik pracujících na úrovni zdrojového kódu je zejména jejich neschopnost zaručit časy provádění na úrovni cyklů procesoru. Současných nástrojů pro verifikaci na úrovni strojového kódu je málo, nejsou široce dostupné a většinou jsou specificky navrženy pro konkrétní procesor, což velmi snižuje jejich užitečnost. Aby nová aplikace nevykazovala nedostatky stávajících řešení, je navržen a implementován nový hybridní verifikační přístup. Techniky ověřování modelu na úrovni strojového kódu jsou použity pro reprezentaci stavového prostoru a verifikaci dodržení specifikace. Paměť mikrokontroléru a chování v rámci kroku jsou specifikovány pomocí jednoduchého imperativního jazyka, s kterým je možné manipulovat pomocí standardních technik na úrovni zdrojového kódu. Tím je umožněna kontrola splnění nejzazších termínů na úrovni cyklů procesoru, rozšiřitelnost na další mikrokontroléry vedle již implementovaného ATmega328P a implementace pokročilých technik bez závislosti na konkrétním použitém procesoru. Vedle základní funkcionality programu jsou implementovány pokročilé techniky pro zacházení s nedeterminismem, generování řídícího toku a redukci cest pro jednoduché cykly. Aplikace je testována pro prokázání její užitečnosti pro verifikaci splnění nejzazších termínů pro jednoduché programy. Je diskutován dopad použitých technik a jsou identifikovány slibné cesty pro další zlepšení.

Práce na DSpace

Ing. Pavel Kubalík, Ph.D.

Ing. Vojtěch Miškovský, Ph.D.

Katedra číslicového návrhu

Diplomová práce se zabývá navržením a realizací sledovacího zařízení pro internet věcí (IoT), které pomocí vestavěných systémů využívá GSM sítě. Vytvořené sledovací zařízení odesílá pořízené fotografie na vzdálený server přes existující mobilní síť s běžnou SIM kartou. Samotné sledovací zařízení se skládá ze čtyř hlavních komponent: řídící Arduino, adaptér na SD kartu, kamera a GSM modul. Nedílnou součástí práce je měření vytvořeného IoT zařízení při výkonu různých úkolů. K měření bylo použito druhé Arduino a byla měřena spotřeba energie, propustnost a latence. Metodologie měření ohledně získání jednotlivých naměřených hodnot je detailně popsána a jsou vytvořeny závěry ohledně využitelnosti tohoto zařízení v IoT. V práci jsou taktéž uvedena zjištění ohledně výdrže baterie pro napájení sledovacího zařízení. Pro daný GSM modul je prozkoumána využitelnost rychlosti LTE sítě a je vypočítáno, jaké celkové zrychlení odesílání souborů by bylo dosaženo při použití této rychlosti.

Práce na DSpace

Ing. Jakub Klemsa

Dr.-Ing. Martin Novotný

Katedra číslicového návrhu

Homomorfní šifrování je efektivním způsobem jak zajistit soukromí a zároveň zachovat možnost zpracování dat. Framework VeraGreg, na rozdíl od jiných existujících homomorfních kryptosystémů, umožňuje verifikaci operací, které byly s šifrovými texty provedeny. Tato práce se zabývá implementací frameworku VeraGreg a zhodnocením jeho efektivity v porovnání s naivním schématem založeným na symetrické šifře. Pro implementaci byl zvolen zabezpečený mikrokontrolér CEC1302, v rámci práce byla vytvořena nová knihovna pro aritmetiku velkých čísel a také dosud nepublikovaná implementace Paillierova kryptosystému využívající hardwarový RSA akcelerátor. Framework VeraGreg je v porovnání s naivním schématem 200krát pomalejší a zabírá o třetinu více místa v paměti programu, není tedy vhodnou alternativou k symetrickým kryptosystémům. Na druhou stranu zachovává soukromí uživatele a zároveň umožňuje provádět výpočty se zašifrovanými daty včetně ověření, zda během výpočtu nedošlo k jejich změně.

Práce na DSpace

Ing. Stanislav Jeřábek

Dr.-Ing. Martin Novotný

Katedra číslicového návrhu

Programovatelná hradlová pole (FPGA) disponují schopností dynamické rekonfigurace, díky které mohou být částečně přeprogramovány za běhu, a to bez nutnosti vnějšího zásahu. Jeden a ten samý výpočet tak může být v různých okamžicích realizován různým způsobem. Konkrétní způsob realizace v daný čas není pro případného útočníka známý, a proto je pro něj obtížnější využít informací uniklých postranními kanály k útoku, kterým by získal citlivé informace. Tato diplomová práce navazuje na článek [1], který popisuje aplikaci tří různých ochran na šifrovací algoritmus PRESENT. V rámci této práce byly tyto publikované ochrany aplikovány na šifrovací algoritmy PRESENT, SERPENT a AES. Algoritmus AES byl navíc implementován dvěma způsoby - první způsob je založen na postupu z [1], druhý způsob pak používá konečné kompozitní těleso pro implementaci S-Boxu, což vyžaduje méně CFGLUTů.

Práce na DSpace

Ing. Vojtěch Miškovský, Ph.D.

Dr.-Ing. Martin Novotný

Katedra číslicového návrhu

Kryptoanalyza postrannich kanalu predstavuje vaznou hrozbu pro mnoho soucasnych kryptosystemu. Utok postrannim kanalem se typicky sklada z aktivni faze, tj. sberu dat, a z analyticke faze, tj. zkoumani a vyhodnocovani dat. V teto praci je predstaven softwarovy balicek, jenz obsahuje podporu pro ovladani kryptografickeho zarizeni, mereni pomoci osciloskopu, (pred)zpracovani dat, statistickou analyzu a pro vyhodnoceni utoku. Balicek je tvoren neinteraktivnimi textovymi aplikacemi s modularni plug-in architekturou, a je uvolnen pod svobodnou licenci.

Práce na DSpace

doc. Dipl.-Ing. Dr. techn. Stefan Ratschan

doc. RNDr. Pavel Surynek, Ph.D.

Katedra číslicového návrhu

Na mnoho dnešnich systémů, např. vestavných, jsou kladeny vysoké nároky na splněni specifikaci, které často závisi na jevech z fyzikálniho okoli. Pro rozsáhlé systémy se osvědčuje použiti formálni verifikace jako nástroje pro garanci splněni specifikaci. Formálni verifikace exaktně ověřuje matematický model systému; jednim z použivaných postupů je např. SAT. Problém nastává, když potřebujeme v mo- delu použit také diferenciálni rovnice (ODE), které jsou pro popis fyzikálnich jevů zcela přirozené. Práce se zabývá ověřenim konceptu, který kombinuje SAT i ODE a lze použit např. pro formálni verifikaci modelů vestavných systémů. Takové řešiče již existuji (např. dReal), ale jsou v praxi těžko použitelné, jelikož při řešeni ODE vice dbaji na přesnost, ale jsou pomalé. Cilem bylo pro ODE použit klasických numerických metod, které mohou být méně přesné, ale jsou rychlejši. Součásti práce je prototyp nástroje nazvaný SOS (SMT+ODE Solver), který kombinuje SMT (rozšiřeni problému SAT) s diferenciálnimi rovnicemi. SMT a ODE řešiče jsou oba nezávislé od ostatnich komponent. Použit byl řešič odeint, a z SMT řešičů to byly CVC4 a z3. Hlavnimi výstupy jsou zjištěni, že použiti klasických numerických metod urychluje celkový výpočet, a dále, že výpočet úloh s přesnými počátečnimi podminkami (IVP) je mnohem rychlejši, než úloh s intervaly (IIVP). Intervaly lze přitom efektivně aproximovat výčty hodnot v logickém součtu. Tato zjištěni potvrzuji náš zvolený koncept, a byla ověřena v některých přikladech, kdy byl náš postup rychlejši, než u stávajiciho řešiče dReal. Tim bylo dosaženo cile v praxi použitelnějšiho přistupu k formálni verifikaci systémů s diferenciálnimi rovnicemi. Práce by měla sloužit jako zdroj inspirace pro vývojáře průmyslových nástrojů, anebo by také mohla být nadále vyvijena a zefektivňována v rámci stávajiciho projektu s otevřenými zdrojovými kódy.

Práce na DSpace

Ing. Pavel Kubalík, Ph.D.

doc. Ing. Alois Pluháček, CSc.

Katedra číslicového návrhu

Cílem této práce je vytvoření multiplatformní aplikace pro simulaci mikroprogramovaného procesoru DOP sloužící zejména pro účely výuky. Aplikace by měla studentům umožnit pochopení fungování mikroprogramovaného procesoru a implementaci vlastní instrukce do mikroprogramu.

Práce na DSpace

doc. Ing. Jiří Douša, CSc.

Katedra číslicového návrhu

Práce je zaměřena na návrh a implementaci verifikačního prostředí pro inteligentní senzor. Inteligentní senzor, podle obecně uznávaných průmyslových definic, spojuje měřící prvek, analogově číslicový převodník a sběrnici pro komunikaci. Práce byla složena ze tří hlavních částí. První část představovala nastudovat literaturu za účelem seznámení se s moderními postupy pro verifikaci. Druhou částí bylo navrhnout a sestavit model inteligentního senzoru, který bude sloužit jako design-under-test pro verifikaci prostředí. Třetí částí bylo implementovat a zverifikovat testbench. Hlavním výstupem práce je testbench vhodný pro verifikaci inteligentního senzoru, implementovaný pomocí Unified Verification Methodology (UVM) a SystemVerilogu. Testbench byl zverifikován pomocí simulátoru a bylo sledováno pokrytí pro sledování postupu verifikace.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Tomáš Vaňát, Ph.D.

Katedra číslicového návrhu

doc. Ing. Jan Schmidt, Ph.D.

Ing. Stanislav Trojan

Katedra číslicového návrhu