Dr.-Ing. Martin Novotný

2017 - 2019

The Internet of Things (IoT) is increasingly becoming part of our everyday life. Therefore, electronic IoT devices need to be carefully designed, taking into account data security and privacy. Putting in place security and privacy measures should introduce a minimal overhead in the system's power/energy consumption, cost and operational delay. Additionally, since IoT devices are everywhere, attackers can be in the vicinity of the device, which stresses the need for protection against side-channel analysis (SCA) attacks. These attacks exploit the use of side-channels, which are information channels that are unintentionally present in electronic devices and which potentially leak secret information. Examples are the power consumption, the electromagnetic radiation and the timing behaviour of the electronic device. In both academia and industry, SCA countermeasures are being developed and deployed. However, as SCA attacks become more and more sophisticated, continuously evolving countermeasures are necessary to protect the electronic devices of the future. This project proposes the use of dynamic hardware reconfiguration as a countermeasure against one of the most exploited types of SCA attacks, namely power analysis attacks. The goal is to randomly change the hardware circuit without altering the input-output behaviour of the chip. Since power analysis attacks are strongly based on the knowledge of the circuit, this is a very promising countermeasure. Another advantage is that dynamic hardware reconfiguration can be used as an add-on to other countermeasures. The project focuses on dynamic hardware reconfiguration on FPGAs (field-programmable gate arrays). It will result in proof-of-concept implementations that will be evaluated for power analysis attack resistance. The experimental results are crucial for the definition of a European project proposal that develops an automated tool flow and industry-driven use cases to show the effectiveness of the approach.

2010

V této práci se zaměříme na prozkoumání odolnosti šífer KeeLoq, Hitag-2, PRESENT a Clefia proti variantám útoku hrubou silou. Tyto šifry jsou určeny zejména pro tzv. Lightweight cryptography, tedy např. pro čipové karty nebo pro dálkově ovládané elektronické zámky automobilů. První dvě šifry jsou v praxi používány, druhé dvě jsou navrženy jako náhrada za zastaralé šifry. Navrhneme hardwarové architektury pro kryptanalýzu těchto šifer. Architetury budou převážně implementovány v FPGA. Tam, kde to bude možné, bude použit cluster COPACOBANA (Cost-Optimized PArallel COde BreAker). Výsledkem práce bude (i) návrh hardwarových architektur podporujících útok hrubou silou na konkrétní šifry a (ii) následné zhodnocení odolnosti jednotlivých šifer proti útokům hrubou silou.

2012

Projekt je zaměřen na návrh a číslicových obvodů s ohledem na jejich velikost, rychlost, spotřebu, spolehlivost a testovatelnost. Pilotní implementace bude realizována na programovatelných hradlových polích (FPGA). Vysoké spolehlivosti chceme dosáhnout vhodným zálohováním a efektivním využitím dynamické rekonfigurace. Předpokládáme vylepšení metodiky generování komprimovaného testu, pomocí překrývání testovacích vektorů, využívající jejich implicitní reprezentace ke zvýšení efektivity testování.

2022 - 2025

Projekt reaguje na současný nedostatek nástrojů pro analýzu a verifikaci bezpečnostní certifikace zařízení používaných pro zajištění kybernetické bezpečnosti. Zejména u hardwarových zařízení implementujících kryptografické algoritmy, například čipových karet, je v ČR téměř nemožné spolehlivě ověřit deklarovanou úroveň bezpečnosti, což následně znemožňuje analýzu rizik systémů využívajících tato zařízení a tedy použití zařízení např. u bezpečnostních složek státu či v rámci kritických informačních infrastruktur. V rámci projektu budou vyvinuty nové hardwarové a softwarové nástroje založené na principech umělé inteligence, které bude možné využít pro specifické kroky automatizované verifikace bezpečnosti kryptografického zařízení - ať už na základě bezpečnostní certifikace nebo tvrzení výrobce/dodavatele.

2015

Prague Embedded Systems Workshop (PESW, http://pesw2015.fit.cvut.cz/) je již třetím ročníkem akce přednostně určené pro studenty (doktorandy i magisterské studenty), aby prezentovali a diskutovali o svých zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti i zajímavým aplikacím. Původní myšlenka vznikla na základě spolupráce mezi pražským FITem a kolegy z Tel Aviv University, tedy přímočarým cílem byla spolupráce s pracovištěm mimo EU. První ročník (ESW 2013) probíhal ve velmi neformální atmosféře ve středisku Temešvár v Jižních Čechách (http://esw2013.fit.cvut.cz/) a protože ohlasy byly jednoznačně kladné, uspořádali jsme druhý a nyní připravujeme již třetí ročník PESW 2015 opět v hotelu Academic v Roztokách u Prahy, který nás zcela uspokojil jednak svou polohou a jednak službami. Hlavními organizátory je katedra číslicového návrhu FITu a hlavně výzkumná skupina "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/). Podařilo se opět rozšířit programový výbor a máme přislíbenou účast doktorandů, jejich školitelů a dalších aktivních účastníků nejen z universit z Tel Avivu (Izrael), Zelené Gory (Polsko), Západočeské university, firmy EaToN, FELu a FITu jako v roce 2014, ale navíc ještě ze Slovenska, z USA a z Itálie. Vzhledem k mezinárodní účasti probíhá workshop v angličtině. SCOPE: The workshop PESW 2015 addresses emerging issues, hot problems, new solution methods, and their hardware and software implementations in the fields of digital and mixed-signal system design. It is especially focused on dependable and low power design, and testing methods related to the SoC technology and modern embedded applications. The workshop topics include (but are not limited to): Programmable/re-configurable/adaptable architectures SoC and NoC design and testing Digital design optimization methods Architectures and hardw

2016

Prague Embedded Systems Workshop (PESW 2016, http://pesw.fit.cvut.cz/2016/) je již čtvrtým ročníkem akce přednostně určené pro studenty (doktorandy i magisterské studenty) nejen z České republiky. Hlavní náplní a cílem jsou ústní prezentace a poskytnutí velkého prostoru pro diskuse o zajímavých výzkumných výsledcích i realizačních výstupech v oblasti, která má vztah k návrhu vestavných systémů, a to k jejich realizaci, verifikaci, syntéze, testovatelnosti i zajímavým aplikacím. Ohlasy minulých třech ročníků byly jednoznačně kladné, proto připravujeme již čtvrtý ročník PESW 2016 opět v hotelu Academic v Roztokách u Prahy, který nás zcela uspokojil jednak svou polohou a jednak službami. Hlavním organizátorem je katedra číslicového návrhu FITu, zejména členové výzkumné skupiny "Digital Design & Dependability Research Group" (http://ddd.fit.cvut.cz/). Od minulého ročníku se opět podařilo rozšířit mezinárodní programový výbor, máme přislíbenou účast doktorandů, jejich školitelů a dalších aktivních účastníků z universit z Tel Avivu (Izrael), University of Leicester (UK), University di Pavia (Itálie), Zelené Gory a Varšavy (Polsko), FIIT z Bratislavy, Západočeské university, firmy EaToN, FELu a FITu i z Brněnského VUT. CfP rozesíláme i na další pracoviště. Vzhledem k mezinárodní účasti probíhá workshop celý v angličtině. SCOPE: The workshop PESW 2015 addresses emerging issues, hot problems, new solution methods, and their hardware and software implementations in the fields of digital and mixed-signal system design. It is especially focused on dependable and low power design, and testing methods related to the SoC technology and modern embedded applications. The workshop topics include (but are not limited to): Programmable/re-configurable/adaptable architectures SoC and NoC design and testing Digital design optimization methods Architectures and hardware for security applications On-line and off-line error detection and correction Fault-tolerant control systems design me