Dr.-Ing. Martin Novotný

Výzkum metod implementace a akcelerace vybraných kryptologických operací a schémat ve vestavných systémech a v rekonfigurovatelných obvodech, zejména pak v programovatelných hradlových polích.

Dr.-Ing. Martin Novotný

Ing. Jaroslav Jedlinský

Katedra softwarového inženýrství

Dr.-Ing. Martin Novotný

Ing. Jan Pospíšil, Ph.D.

Katedra číslicového návrhu

Dr.-Ing. Martin Novotný

Ing. Petr Bulena

Katedra číslicového návrhu

Dr.-Ing. Martin Novotný

Ing. Vojtěch Miškovský, Ph.D.

Katedra číslicového návrhu

Bakalářská práce se zabývá možnostmi aplikace útoku metodou rozdílové odběrové analýzy (DPA) na implementace algoritmu AES na programovatelném hradlovém poli (FPGA). V rámci práce byly vytvořeny prostředky pro realizaci rozdílové odběrové analýzy. Jedná se o realizaci implementačních variant algoritmu AES na FPGA, implementaci skriptů realizujících DPA a úpravu programu pro měření spotřeby tak, aby byl použitelný pro FPGA přípravek. Vytvořené nástroje pro DPA byly ověřeny na implementaci algoritmu AES na čipové kartě, kde útok byl úspěšný. Ověřená metoda DPA byla poté aplikována na sedm různých konfigurací implementace algoritmu AES na FPGA. Jednotlivé konfigurace se liší variantami VHDL kódu, úpravou zapojení desky a použitím různých zdrojů napájení. Ani v jedné konfiguraci nebyl útok úspěšný. V rámci práce je také nastíněn možný budoucí postup při dalším průzkumu aplikace DPA na programovatelných hradlových polích.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Vojtěch Miškovský, Ph.D.

Katedra číslicového návrhu

V bakalářské práci byly prozkoumány možnosti rozdílové odběrové analýzy (DPA) na programovatelná hradlová pole (FPGA). V rámci práce byl modifikován program pro měření proudové spotřeby, vytvořeny skripty pro provádění DPA a vytvořeny různé implementace algoritmu AES na FPGA. Vyvinuté skripty a programy pro DPA byly ověřeny proti implementaci AES na čipové kartě. Poté, co tyto programy úspěšně prolomily implementaci na čipové kartě, přistoupili jsme k aplikaci DPA proti implementaci AES na desce s FPGA. DPA proti FPGA byla provedena v šesti různých konfiguracích. Tyto konfigurace se lišily v implementaci AES na FPGA, v konfiguraci desky, v nastavení osciloskopu a v metodě útoku. Byly nalezeny konfigurace, které byly úspěšně prolomeny. Bylo zjištěno, že nastavení osciloskopu a měřícího prostředí má významný dopad na proveditelnost DPA na FPGA. Implementace je méně důležitá pro úspěch útoku. Nejdůležitejší aspekt implementace je hodinová frekvence. Také bylo zjištěno, že použití různých zdrojů proudu a odebrání kondenzátorů na FPGA desce má významný dopad na proveditelnost DPA.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Ivo Háleček

Katedra číslicového návrhu

Tato bakalářská práce má za cíl sestrojit jednoduchý, rozšiřitelný a levný posuvník na fotografická zařízení - tzv. camera slider. Mechanická část zařízení má podobu kulatých kovových kolejnic, po kterých je posouván vozík pomocí ozubeného řemene a motoru, pevně umístěného na jednom konci kolejnic. Ovládání poskytuje běžně dostupný a programovatelný přípravek Arduino. Uživatelské rozhraní je zajištěno přes joystick a malý display a zároveň je možné slider konfigurovat přes sériové rozhraní z GUI aplikace. Přínosem je zejména snadná budoucí rozšiřitelnost (lze připojit až tři motory) a nízká celková cena. Slider je vhodný na pořizování časosběrných snímků.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Vojtěch Miškovský, Ph.D.

Katedra číslicového návrhu

Cílem práce je prozkoumat odolnost spolehlivostních variant šifry AES implementovaných na programovatelném hradlovém poli (FPGA) firmy Altera vuci vybraným útokum postranními kanály, konkrétne vuci útokum rozdílovou odberovou analýzou (DPA). V rámci práce byl proveden útok rozdílovou odberovou analýzou na nezabezpecenou implementaci šifry AES na FPGA. Následne byl proveden útok na varianty upravené pro zvýšení odolnosti proti poruše. Výsledky útoku byly porovnány se základní implementací šifry. Z porovnání vyplývá, že použití informacní redundance na úrovni operace SubBytes a použití prostorové a casové redundance na úrovni algoritmu i rundy k zabezpecení algoritmu AES proti chybám neovlivnuje pocet prubehu spotreby nutných k získání všech bytu klíce a tudíž ani odolnost proti útoku pomocí rozdílové odberové analýzy.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Vojtěch Miškovský, Ph.D.

Katedra číslicového návrhu

Práce se zabývá možnostmi aplikace metody rozdílové odberové analýzy (DPA) na implementaci algoritmu AES na FPGA Spartan-3E od firmy Xilinx. V rámci práce byly vytvořeny dvě rozdílné hardwarové implementace šifry AES v jazyce VHDL a skript realizující DPA v programu Mathematica. Dále byla vytvořena obálka realizující komunikaci modulu AES s počítačem pomocí sériové linky. Do této obálky bylo následne vloženo osm ruzných variant šifry AES - tři základní a pět zaměřených na odolnost proti poruchám. U jedné základní varianty a všech zabezpečených byl určen minimální počet průběhů spotřeby, který ješte stačí k prolomení klíče. Na základě porovnání těchto výsledku bylo zjištěno, že časová, prostorová a ani informační redundance významně neovlivňuje odolnost implementace proti DPA.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Vojtěch Miškovský, Ph.D.

Katedra číslicového návrhu

Bakalářská práce se zabývá vlivem obrany vůči fault-injection útokům na šifrovací algoritmus AES implementovaný na FPGA Spartan 3E. Je prozkoumáno, zda tyto obvody pro detekci chyb mají nějaký dopad na odolnost před útoky rozdílovou odběrovou analýzou. V rámci práce byla vytvořena hardwarová implementace AES v jazyce VHDL a program ve skriptovacím jazyku Matlab pro provedí DPA útoku. Z tohoto základního návrhu bylo odvozeno dalších 5 variant obsahujících informační redundanci pro detekci chyb v průběhu chodu programu. U každé varianty byl zjištěn počet průběhů spotřeby, při kterých se úspěšně prolomí šifra a získá šifrový klíč. Výsledky neodhalily nějaký vliv na proveditelnost útoku.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Vojtěch Miškovský, Ph.D.

Katedra číslicového návrhu

Tato bakalářská práce se zabývá vývojem mobilního zařízení pro elektrokardiografii, které umožňuje měřit základní tři svody EKG, je napájené z akumulátoru a data odesílá přes WiFi do centrální jednotky. Pacient se díky tomu může pohybovat a přesto jsou pro lékaře neustále dostupné informace o jeho aktuálním stavu. Základem zařízení je čip pro snímání EKG ADAS1000 od firmy Analog Devices. Data zpracovává mikroprocesor STM32L0 a do centrální jednotky jsou odesílána pomocí WiFi modulu ESP8266. Hlavním výsledkem práce je kompletní návrh prototypu, a to jak z hardwarového, tak ze softwarového hlediska. Z prezentovaných podkladů je velmi snadné vyrobit plošný spoj pro prototyp. Díky přiloženým zdrojovým kódům firmware pro mikrokontrolér a software pro centrální jednotku, který lze spustit na libovolném počítači s OS Linux, je možné navržené zařízení velice rychle začít používat. Na přiloženém DVD se nachází fotografie zařízení, podklady pro výrobu plošného spoje a zdrojové kódy.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Petr Pulc

Katedra číslicového návrhu

Cílem této práce je implementace pitch shifteru, tedy měniče výšky zvuku, stereofonního zvukového signálu v reálném čase s požadavkem na nízké zkreslení a nízkou latenci. Jsou zváženy různé algoritmy a je vybrán algoritmus Ocean založený na posunu košů krátkodobé Fourierovy transformace. Je opravena chybná rovnice v popisu algoritmu. Algoritmus je implementován v reálném čase na přípravku digitálního signálového procesoru ADSP BF548 EZ-KIT a jeho výstupy jsou porovnány s dalšími pitch shiftery. Je zjištěno, že implementace funguje téměř stejně dobře jako komerční pitch shifter. Je prezentován závěr, že další radikální zlepšení algoritmů pro pitch shifting založených na krátkodobé Fourierově transformaci není možné, jelikož se již přibližují principiálním omezením transformace.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Stanislav Jeřábek

Katedra číslicového návrhu

Práce pojednává o zabezpečení blokových šifer před útoky zaměřujícími se na informace o spotřebě během šifrování. Testovaným protiopatřením je technika vícenásobných a falešných rund, jejíž efektivnost nebyla doposud prokazatelně dokázána. Za účelem ověření předchozích výsledků a nalezení případných chyb v návrhu byla vytvořena takto zabezpečená verze šifry PRESENT v jazyce VHDL. Na této verzi byla poté provedena série testů, která odhalila průsak informací během začátku šifrování. Další úpravy obvodu poté vedly k progresivně lepším, avšak stále neuspokojivým výsledkům. Hlavním vylepšením bylo především náhodně opožděné nahrání platných vstupních dat do obvodu. Alternativně bylo také prozkoumáno, jaký vliv bude mít přidání dalších registrů, určených pro uložení výsledků falešných rund. Součástí řešení jsou i užitečné nástroje, které by měly usnadnit budoucí testování vícenásobných a falešných rund.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Vojtěch Miškovský, Ph.D.

Katedra číslicového návrhu

Tato práce představuje univerzální hardwarovou jednotku pro kryptografii nad eliptickými křivkami. Jednotka podporuje modulární aritmetiku s až 256 bitovým obecným modulem a optimalizovanou aritmetiku pro křivky P-256, Ed25519 a Curve25519, což umožňuje snadnou implementaci různých kryptografických algoritmů nad eliptickými křivkami. Pomocí této jednotky lze provést celý digitální podpis pomocí eliptické i Edwardsovy křivky, stejně jako algoritmus X25519 pro Diffie-Hellmanovu výměnu klíče. Tato jednotka najde své uplatnění například v dnes rychle se rozvíjející oblasti hardwarových peněženek nebo zařízení internetu věcí. Vzhledem k tomu, že jednotka je určena pro použití v ASIC, je navžena tak, aby byla úsporná co se týče plochy. Jednotlivé hardwarové prostředky jsou znovu použity pro různé výpočty. Jednotka umožňuje implementovat několik protiopatření proti útokům postranními kanály, především maskovací techniky, a to i po dokončení jejího návrhu.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Jakub Klemsa

Katedra číslicového návrhu

Cílem práce je poskytnout development flow pro kryptografický mikrokontroler CEC1702 a prozkoumat jeho odolnost proti útokům postranními kanály. Provedené útoky byla korelační odběrová analýza a korelační odběrová analýza vyššího řádu, útočící na první rundu šifrování. Po úspěšném napadení firmwarové implementace AES na jiném ARM procesoru - STM32F3 - bylo provedeno několik dalších - rovněž úspěšných - útoků na odpovídající implementaci na CEC1702. Poslední útoky byly vedeny na implementaci AES pomocí hardwarového akcelerátoru, kde všechny selhaly. Platformami pro útok byly ChipWhisperer toolchain a SICAK toolkit.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Jakub Klemsa

Katedra číslicového návrhu

Bakalářská práce se zaměřuje na práci s kryptoprocesorem CEC1702. První část práce je orientovaná na zprovoznění programování kryptoprocesoru, úpra\-vu již vzniklé implementace knihovny pro práci s velkými čísly a implementace Paillierova kryptosystému pro zmíněný kryptoprocesor. Dále je v rámci práce vytvořen firmware, který umožňuje použití šifrovacího algoritmu RSA-CRT a Paillierova kryptosystému s variabilní délkou klíče. Druhá část práce se zaměřuje na útoky pomocí injekce chyb na šifrovací algoritmus RSA-CRT. Je použito generování zákmitů na napájení a zákmitů na zdroji hodinového signálu, a to pomocí sady ChipWhisperer. Útoky jsou nejprve úspěšně provedeny na mikrokontrolér STM32F3, kdy je RSA-CRT implementováno pomocí knihovny pro práci s velkými čísly z první části práce. S využitím znalostí z útoků na STM32F3 byla vytvořena další sada útoků pro kryptoprocesor CEC1702, a to pomocí zákmitů na zdroji napájení, jelikož CEC1702 nemá možnost využívat externí zdroj hodinového signálu. Útok byl proveden na dvě verze RSA-CRT. První verze odpovídá implementaci pro STM32F3. Druhá verze využívá hardwarový akcelerátor kryptografických operací. Útok byl na~obě verze implementace úspěšný. V rámci práce je nastíněn možný postup, jakým směrem vzniklé implementace a realizované útoky injekcí chyb rozšířit. V příloze práce lze nalézt vytvořený návod pro programování kryptoprocesoru a dokumentaci k firmware.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Vojtěch Miškovský, Ph.D.

Katedra číslicového návrhu

Práce se zabývá tvorbou emulátoru pro počítač Tesla PMI-80 na bázi FPGA čipu. Popisuje architekturu počítače a druhy emulace, které lze využít. Dále je zdůvodněn výběr cílové platformy, kterou je jádro pro projekt MiSTer na přípravku Terasic DE-10 Nano. Nakonec je popsána samotná implementace a uvedeny některé z možností jejího dalšího využití.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Vojtěch Miškovský, Ph.D.

Katedra počítačových systémů

Táto práca skúmala replikovateľnosť vzdialeného útoku postrannými kanálmi. Na začiatku sa vykonala analýza súčasných senzorov spotreby na čipoch FPGA a ich prístupov k uskutočňovaniu vzdialených útokov postrannými kanálmi. Následne sa ako vhodný kandidát identifikoval routing delay senzor, ktorý sa nasadil na vývojovej doske Digilent Basys 3 (Xilinx Artix-7). Pomocou tohto senzoru sa vykonali merania, ktoré umožnili úspešnú vzdialenú odberovú analýzu postranným kanálom na posledné kolo šifry AES-128, ktorá sa špecificky vyhodnotila pomocou korelačnej odberovej analýzy. Potvrdila sa tak replikovateľnosť vzdialeného útoku zameraného na získanie tajného kľúča v prítomnosti routing delay senzoru. Všetky použité pomocné programy v jazyku Python boli okrem toho voľne sprístupnené v prílohe.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Jan Pospíšil, Ph.D.

Katedra číslicového návrhu

Dr.-Ing. Martin Novotný

Ing. Tomáš Vaňát, Ph.D.

Katedra číslicového návrhu

Dr.-Ing. Martin Novotný

doc. Ing. Ivan Šimeček, Ph.D.

Katedra počítačových systémů

Dr.-Ing. Martin Novotný

prof. Ing. Róbert Lórencz, CSc.

Katedra počítačových systémů

Práce se zabývá možností využít grafickou kartu k urychlení jednoho kroku index calculu, algoritmu pro hledání diskrétního logaritmu. V tomto kroku je řešena rozsáhlá řídká soustava lineárních kongruencí. Práce popisuje tři metody řešení řídkých lineárních soustav a zkoumá možnost jejich úpravy pro modulární aritmetiku a pro specifické vlastnosti problému. Následuje implementace multifrontální LU faktorizace, zčásti určená pro grafickou kartu, a její popis. Nakonec je změřen výkon oproti verzi bez použití grafické karty a je učiněn závěr, že tímto způsobem nelze dosáhnout velkého zrychlení.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Viktor Černý

Katedra počítačových systémů

Diplomová práce se zabývá v dnešní době velmi zmiňovaným pojmem Internet věcí (Internet of Things) a zejména problematikou zabezpečení zařízení spadajících do této kategorie. Hlavním cílem práce bylo na základě podrobné analýzy bezpečnostních rizik a možných bezpečnostních incidentů aplikovat získané poznatky při vývoji zvukového senzoru, který bude sloužit k získávání zvukových dat pro následnou detekci zvukových anomálií firmou Neuron soundware. Zvukový senzor byl vytvořen podle předem definovaných pravidel a víceúrovňově zabezpečen proti odcizení citlivých dat. Využívá služby jako Amazon S3, Dataplicity, Elasticsearch, Logstash, Kibana a Filebeat.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Vojtěch Miškovský, Ph.D.

Katedra číslicového návrhu

Aby byl návrh kryptografického obvodu použitelný, musí být hlavně bezpečný. Útoky postranními kanály jsou čím dál jednodušeji proveditelné a návrháři obvodů musí věnovat velkou část svého času implementaci obran proti těmto útokům. V některých případech ale může jejich práce přijít vniveč kvůli automatickým optimalizacím. Tato práce se zabývá vlivem nastavení syntézních parametrů na odolnost FPGA obvodů vůči útokům postranními kanály. Zaměřuje se na implementaci AES s několika obranami proti útokům a sledování, jaký mají změny vybraných parametrů vliv na bezpečnost obvodu. Nežádoucí úniky informací jsou vyhodnoceny pomocí Welchova t-testu.

Práce na DSpace

Dr.-Ing. Martin Novotný

Ing. Jakub Klemsa

Katedra číslicového návrhu

S nárůstem cloudových výpočeních služeb je soukromí osobních údajů často v otázce, jelikož k nim má poskytovatel služeb plný přístup. Tuto situaci dále zhoršují zařízení, které mají přístup k soukromým datům uživatelů, ale postrádají výpočení sílu k provedení vlastního výzkumu - například nemocnice. Jedním z řešení tohoto problému by mohlo být takzvané plně homomorfní šifrování (FHE), které dokáže vyhodnotit libovolnou funkci na šifrovaných datech bez nutnosti dešifrování na straně poskytovatele cloudových služeb. Oblast tohoto výzkumu je aktuálně velmi aktivní, s průlomem Gentryho et al. v roce 2009 a následným představením šifry TFHE od Chilloti et al. Ukázalo se, že TFHE schéma je zvláště vhodné pro zabezpečení strojového učení jako služby (MLaaS). TFHE ve své původní podobě pracuje pouze s jednobitovým prostorem, avšak několik vylepšení umožňuje využití více hodnot. Tuto aktuální verzi jsme pracovně nazvali netWork-ready TFHE (WTFHE). Obecně platí, že (W)TFHE šifry jsou o několik řádů pomalejší, než běžná šifrovací schéma. Tato práce je případová studie k určení urychlení výpočtu WTFHE za použití FPGA zařízení. Náš přínos spočívá v návrhu FPGA akcelerátoru schopného vyhodnotit jednoduchou neuronovou síť, změření jeho výkonu ve srovnání s softwarovým řešením, zjištěním hardwarových požadavků a jeho potenciál ve škálovatelnosti.

Práce na DSpace