Nástroje pro verifikaci bezpečnosti kryptografických zařízení s využitím AI

Program
Strategická podpora rozvoje bezpečnostního výzkumu ČR 2019 - 2025 (IMPAKT 1)
Poskytovatel
Ministerstvo vnitra
Kód
VJ02010010
Období
2022 - 2025
Popis
Projekt reaguje na současný nedostatek nástrojů pro analýzu a verifikaci bezpečnostní certifikace zařízení používaných pro zajištění kybernetické bezpečnosti. Zejména u hardwarových zařízení implementujících kryptografické algoritmy, například čipových karet, je v ČR téměř nemožné spolehlivě ověřit deklarovanou úroveň bezpečnosti, což následně znemožňuje analýzu rizik systémů využívajících tato zařízení a tedy použití zařízení např. u bezpečnostních složek státu či v rámci kritických informačních infrastruktur. V rámci projektu budou vyvinuty nové hardwarové a softwarové nástroje založené na principech umělé inteligence, které bude možné využít pro specifické kroky automatizované verifikace bezpečnosti kryptografického zařízení - ať už na základě bezpečnostní certifikace nebo tvrzení výrobce/dodavatele.

Návrh, programování a verifikace vestavných systémů

Program
Studentská grantová soutěž ČVUT
Kód
SGS20/211/OHK3/3T/18
Období
2020 - 2022
Popis
Projekt se zabývá číslicovým návrhem zaměřeným na vestavné systémy. Zaměřuje se na studium nejnovějších trendů jednak v technologiích a jejich využití i v tzv. "mission-critical" aplikacích. Návrh takových systémů musí zohledňovat požadavky nejen na funkčnost, ale i na další omezující podmínky, tzn., že musí splňovat požadovanou úroveň spolehlivosti, bezpečnosti, odolnosti proti útokům, velikost, spotřebu a real-timové garance. Proto budeme využívat nové metody, algoritmy a návrhové prostředky (EDA tools) a hledat, navrhovat a upravovat vhodné modely, které umožní testovat, predikovat i formálně verifikovat požadované funkce a chování systému.

DRASTIC: Dynamically Reconfigurable Architectures for Side-channel analysis protecTIon of Cryptographic implementations

Program
Projekty v rámci přímé spolupráce se zahraničními institucemi z EU
Poskytovatel
Jiný zahraniční poskytovatel
Kód
CELSA/17/033
Období
2017 - 2019
Popis
The Internet of Things (IoT) is increasingly becoming part of our everyday life. Therefore, electronic IoT devices need to be carefully designed, taking into account data security and privacy. Putting in place security and privacy measures should introduce a minimal overhead in the system's power/energy consumption, cost and operational delay. Additionally, since IoT devices are everywhere, attackers can be in the vicinity of the device, which stresses the need for protection against side-channel analysis (SCA) attacks. These attacks exploit the use of side-channels, which are information channels that are unintentionally present in electronic devices and which potentially leak secret information. Examples are the power consumption, the electromagnetic radiation and the timing behaviour of the electronic device. In both academia and industry, SCA countermeasures are being developed and deployed. However, as SCA attacks become more and more sophisticated, continuously evolving countermeasures are necessary to protect the electronic devices of the future. This project proposes the use of dynamic hardware reconfiguration as a countermeasure against one of the most exploited types of SCA attacks, namely power analysis attacks. The goal is to randomly change the hardware circuit without altering the input-output behaviour of the chip. Since power analysis attacks are strongly based on the knowledge of the circuit, this is a very promising countermeasure. Another advantage is that dynamic hardware reconfiguration can be used as an add-on to other countermeasures. The project focuses on dynamic hardware reconfiguration on FPGAs (field-programmable gate arrays). It will result in proof-of-concept implementations that will be evaluated for power analysis attack resistance. The experimental results are crucial for the definition of a European project proposal that develops an automated tool flow and industry-driven use cases to show the effectiveness of the approach.

Bezpečné a spolehlivé architektury pro programovatelné obvody

Program
Studentská grantová soutěž ČVUT
Kód
SGS17/213/OHK3/3T/18
Období
2017 - 2019
Popis
Navrhovaný projekt se bude zabývat návrhem a modelováním architektur, které budou tolerantní vůči poruchám, útokům a nespolehlivým senzorickým vstupům. Projekt bude zejména orientován do oblasti programovatelných obvodů (FPGA), systémů s mikrokontroléry a vestavných systémů integrujících umělou inteligencí. Zásadní a tradiční metoda pro zvýšení spolehlivostních ukazatelů je zavedení redundance ať již replikací obvodů nebo kombinováním různých senzorických vstupů. Bezpečnost zařízení ve smyslu odolnosti proti útokům, je v dnešní době dalším stále důležitějším aspektem, což se často dosahuje také pomocí redundance, ale s cílem skrýt data. Budeme hledat vzájemné vztahy metod a způsobů návrhu systémů odolných proti poruchám, systémů odolných vůči chybným senzorickým vstupům a systémů odolných proti útokům. Chceme studovat průsečíky těchto oblastí a vliv řiditelnosti, pozorovatelnosti a redundance na cílové vlastnosti těchto architektur.

Výzkum vztahů a společných vlastností spolehlivých a bezpečných architektur založených na programovatelných obvodech

Program
Standardní projekty
Poskytovatel
Grantová agentura České republiky
Kód
GA16-05179S
Období
2016 - 2018
Popis
S pokračující miniaturizací současných zařízení se drasticky zhoršuje jejich spolehlivost. Je tedy nutné navrhovat zařízení, která s tímto počítají a jsou spolehlivá (funkční) i za přítomnosti poruch. Toho se typicky dosahuje zavedením redundance za cílem zaručení správnosti dat. Bezpečnost zařízení, tj. odolnost proti útokům, je v dnešní době dalším stále důležitějším aspektem. Návrhu bezpečných zařízení se často dosahuje také pomocí redundance, ovšem za jiným cílem

Za obsah stránky zodpovídá: doc. Ing. Štěpán Starosta, Ph.D.